当前位置： 附加器 >> 附加器介绍 >> AECQ100车规芯片验证E3CDM静
AEC-Q文件，是芯片开展车规等级验证的重要标准和指导文件。
E组验证是ELECTRICALVERIFICATIONTESTS电气特性验证测试
本文将重点对E组的第3项CDM----ElectrostaticDischargeChargedDeviceModel静电放电带电器件模式测试项目进行展开讨论。
AECQ表2中E组验证前三项认证内容及说明
在展开此项内容之前，先说明下什么是带电器件，这里面的带电指的不是上电后的工作产品，而是说产品自身带有静电的这种充电状态下的产品，这些产品会对外放电，这种失效的模拟和验证就是CDM。
（具体HBM和CDM的差别是什么，哪个风险更大，我会单起一个文章讨论，本来想放这里说的，结果一写收不住太长了，有点跑题的嫌疑。）
CDM-ElectrostaticDischargeChargedDeviceModel-静电放电带电器件模式刚才已经介绍了CDM是测试什么失效的，让我们直接看表格内容。
表格中信息介绍和解读
表格中的信息给出，CDM的分类是E3，Notes中包含了H、P、B、D，也就是说要求密封器件、塑封器件、要求BGA器件、破坏性测试。（请注意，没有G承认通用数据了）
需求的样品数量参考AECQ-文件要求（至少需要3pcs样品）
接受标准就是0失效，要求在V角落引脚V其他引脚CDM条件下，分类C4B或更高；（根据后面描述，参考标准应该是C2B或更高，需要确认）
测试方法就是AECQ-文件，这是AECQ文件的第11个附件。
附加需求：
进行防静电验证前后要进行室温和高温测试。产品应按最大耐压等级分类。如果器件小于V角落引脚V其他引脚CDM条件验证的话需要用户的特别批准。参见1.3.1节。
这里提到的AECQ1.3.1小节内容如下：1.3.1AECQ认证
--根据本文件中列出的要求，按照本文档执行验证并提供测试结果和相关文件的情况下，供应商可以声称该产品是通过“AECQ认证的”。对于ESD项目，强烈建议在供应商规格书中指定通过电压，并在任何引脚异常上做脚注。然后将允许供应商声明，例如，“AEC-Q认证并符合ESD要求第2级别”。---
那我们看一下AECQ-文件说了什么？
AEC-Q-REV-DCHARGEDDEVICEMODEL(CDM)ELECTROSTATICDISCHARGE(ESD)TEST介绍适用范围
1.1描述
本规范的目的是为确定集成电路器件的CDMESD灵敏度建立一个可靠的、可重复的验证流程。
1.2参考文档
ANSI/ESDA/JEDECJS-，带电器件模式(CDM)，器件级别
1.3名词定义
CornerPins角落管脚
集成电路(IC)封装的引脚，根据其封装引脚的几何形状，与接地表面接触的概率较高。以下铅封装类型预计会有角落引脚:比如双直插(DIP,4个角引脚)，小轮廓集成电路(SOIC,4个角引脚)，四平面封装(QFP,8个角引脚)和塑料铅芯片载体(PLCC,8个角引脚)。如果IC封装没有引脚或球在X或Y方向上比封装外壳延伸得更远，或在单个封装表面上以均匀分布的数组排列，则可能被归类为没有角引脚。由于封装的固有设计，QFN(QuadFlatPackNoLead)，WCSP(WaferChipScalePackages)和在实际角引脚位置缺少引脚的球栅阵列(BGAs)没有角引脚。在引脚阵列角处有特定角引脚的BGA封装被归类为有角引脚(见图1)，需进行工程判断，确定其他封装是否有角引脚，哪些引脚将被定义为角引脚。
如上图左侧就是有角引脚右侧就是没有角引脚
2.附加要求(JS-附录)
2.1测试仪和器件准备
2.1.1用于CDM应力的器件不得用于任何先前的应力测试。
2.1.2ESD损伤预防程序应使用在CDM测试之前、期间和之后，以及电性能参数的测试中。
注:参见ANSI/ESDS20.20、JESD、IEC-5-1或客户定义的处理流程的最新修订版进行指导。
2.1.3器件在测试前应保持清洁。如有需要，应按照公司批准的程序完成清洗。
注:异丙醇(异丙醇)通常用于清洁。
2.1.4CDM测试探头和场板/电介质在测试前应清洁干燥。清洗可以定期进行，也可以使用异丙醇(异丙醇)根据波形验收情况进行。
注意:在测试之前，表面应该允许进行干燥。
2.1.5CDM场板电压因数和电压偏移量的确定和设置只能在CDM试验系统完全合格的过程中进行。电压因子和电压偏移量不能根据常规波形验证或产品测试波形或结果进行调整。
注:JS-第6.5.2节描述了要求CDM测试系统确认或再确认的条件。
2.1.6在所有测试条件和极性下，用于认证的产品应使用相同电压因数调整和电压偏移量。JS-附件G.1应使用中描述的确认程序，用于补偿的正应力和负应力测定，以提供单独的均匀正应力补偿和均匀负应力补偿。
2.2测量
在ESD测试之前，应根据适用的器件规格对所有样品组和每个样品组中的所有设备在室温下完成初始直流参数和功能测试(初始ATE验证)，然后在高温下进行，除非设备规格书中另有规定。
2.3样本大小
每个样本组应由三(3)个单位组成。每个样品组的所有设备引脚(包括电源和接地引脚)应在一(1)个测试条件应力水平上受力。如果一个样品组中的所有器件在暴露于指定的测试条件应力水平后，都符合第2.10节规定的验收标准要求，则允许使用同一样品组进行下一个更高的测试条件应力水平。不允许跳过测试条件级别。因此，ESD认证所需的最小样品数为三(3)个器件，而最大样品数则取决于达到最大耐受力测试条件级别所需的压力测试条件级别的数量。例如，一个最大耐受力测试条件级别为TC的器件，每个器件需要2个应力测试条件级别(TC和TC)，每个测试条件级别需要3个器件，最多总共需要6个器件。
允许在每个测试条件水平上扩展样本组的大小，以允许划分的引脚组通过极性和/或引脚施加应力，只要每个引脚对扩展样本组中的3个等效部件施加三倍正应力和三倍负应力，就像在常规样本组中一样。对于每个PUT使用新的样品组也是可以接受的。
2.4放电需求
要求在每个应力水平上使用三(3)种放电。也允许三(3)正极后三(3)负极放电，以及三组正极和负极交替放电。
单次和双次放电程序的详细程序请参见JS-附录F。
2.5验证过程
ESD测试流程应按照图2（见后附加）中推荐的测试流程图进行，如下所示。
a.放置干净的DUT“翻面器件”，使器件本体直接与场板顶部的电介质接触。
b.将测试仪的应力水平设置为+TC。
c.通过对场板施加TC电压来提高DUT的电位。
d.选择PUT并将DUT接地(放电)，使用JS-附录F中描述的任一放电方法。
e.如果使用单次放电程序，将测试器应力水平设置为负TC，选择步骤(d)中相同的PUT并接地(放电)DUT。如果使用双放电程序，则该步骤已经完成。
f.使用下一个PUT重复步骤(c)到(e)。对于每个应力极性使用一个新的样品组也是可以接受的。
g.重复步骤(b)到(f)，直到每个PUT(所有设备引脚，包括电源和接地引脚)在指定的测试条件和极性下放电。
h.测试样品组中的下一个器件，重复步骤(a)到(g)，直到样品组中的所有器件都在指定的测试条件水平和极性下测试完毕。
i.根据适用的器件规格，让器件进行完整的直流参数和功能测试(最终ATE验证)，并确定器件是否满足第2.10节规定的验收标准。器件应在ESD测试的96小时内进行ATE测试。
完整的直流参数和功能测试应在室温下进行，然后在高温下进行，除非器件规范中另有规定。“E2PROM”型器件的功能应通过编程随机模式进行验证。如果对每个应力测试条件级别测试不同的样本组，则允许在所有样本组都被强调后，按器件规格执行直流参数和功能测试(最终ATE验证)。
j.使用下一个样本组，将压力水平增加TC，重复步骤(a)到(i)。不允许跳过压力水平。如果一个样品组中的所有设备在暴露于指定的测试条件应力水平后，都符合第2.10节规定的验收标准，则允许使用同一个样品组进行下一个测试条件应力水平。如果设备在TC水平失效，将测试条件应力水平降低到TC，并重复(b)到(i)步骤。可能需要使用较小的应力水平增量(例如，TC50,TC等)来确定较低的承受水平。
k.重复步骤(a)到(j)，直到发生故障或设备不能满足TC压力测试条件。
2.6角引脚分类程序(表1,C2a类)如果C2级的分级测试通过，C2b级的分级测试(所有引脚)导致失败，则可以使用C2a级应力流程。
a.为了确定C2a级别(TC)角销的正确CDM分类，应使用以下方法之一至少强调三个部分:
方法1:只在TC处施加角销应力
方法2:在TC处对所有非角销施加应力，然后只在TC处对角销施加相同的三个部分的应力
b.所使用的C2a应力程序应在产品CDM分类报告中报告为C2a-方法1或C2a-方法2。
c.如果样品组中所有器件都满足2.10节规定的验收标准，则该器件通过C2a分类级别。
2.7小封装注意事项
小封装中集成电路的CDM测试非常具有挑战性。当封装小于几平方毫米时，测试过程中用来固定封装的真空是无效的。被测器件和场板之间的电容也非常小，这就导致了非常快的CDM电流脉冲。这些脉冲具有不可忽略的峰值电流，但具有非常快的上升时间和非常窄的脉冲宽度，这使得这些脉冲无法用标准的1GHz测量系统进行测量。此外，脉冲内的总电荷是如此之小，以至于在非常小的封装中集成电路的CDM故障很少被看到。由于这些原因，由于测试的难度和非常低的故障几率，在非常小的封装中集成电路的测试通常不进行(如供应商和客户之间的协议)。任何由于封装尺寸而不能完成CDM的器件或封装都应被记录。
2.8晶圆或裸芯片Die注意事项
本标准中描述的测试方法也可用于评估作为晶圆片或裸芯片运输的组件。由于器件的限制，晶圆或裸芯片的标准化CDM应力没有定义。根据封装测试限制和供应商与客户之间的协议，作为裸芯片运输的产品可能被放置在一个封装中，以执行CDM应力。用于这种加应力的封装应予以记录。
2.9失效准则
如果暴露于ESD脉冲后，器件不再满足器件规格书的要求，则器件将被定义为失效。除非在器件规范中另有规定，应按照适用的器件规范在室温下进行完整的直流参数和功能测试(初始和最终ATE验证)，其次是高温。紧接着ESD测试的完整直流参数和功能测试提供了最坏情况下的数据结果。对于某些器件，在ESD测试后立即进行测试时，参数和功能特性可能会超出指定的器件规格限制，但随着时间的推移会慢慢漂移到可接受的水平。如果完全的直流参数和功能测试被延迟，器件可能会在更高的CDM耐测试条件分类级别上被不恰当地分类。
2.10验收标准
如果样品组中的所有器件在该测试条件水平及以下的压力均通过，则该器件通过压力测试条件水平。所使用的所有器件和样品组必须通过第2.2节规定的测量要求和第2.9节规定的失效标准要求。使用表1中规定的分类等级，供应商应根据最大耐受性试验条件电压等级对设备进行分类。由于CDM事件的复杂性，制造工艺、设计、材料或器件封装的变化可能需要根据此测试方法重新分类。
表1CDM分级标准
2.11测试报告
在完成本协议规定的所需测试后，应向用户提交所进行测试的报告和详细结果(定义如下)，包括任何偏差。
A.样品细节
封装配置(例如引线间距、引脚数、引线形式等)
样本大小
B.测试细节
放电方法(例如，单次或双次)
压力测试条件(TC)水平
测试/引脚划分(如果适用)
角引脚测试方法(如果适用)
测试过程中的包定位(如果简单的死bug定位不能用于特定的包)
执行的任何测试的异常
o小封装的特殊注意事项
o将封装安装在代用品上
o晶片/裸芯片
c测试结果
结果总结
图2推荐的CDM测试流程图
总结CDM测试的过程，就是模拟带静电的产品对外界放电的过程。
CDM是最容易被大家忽略的一个风险，所以芯片在做CDM测试时不可以疏忽，一定严格执行，避免带来后续批量的质量风险和事故。
本文对AEC-QE组的第3项内容CDM进行了介绍和解读，希望对大家有所帮助。
如果有不正确的地方，也欢迎指正并交流。
材料整理制作不易，转发请注明出处，文章中不对的地方欢迎指教和交流沟通。
